⑲ 日本国特許庁(JP)

⑩特許出願公開

### ⑫公開特許公報(A) 平4-124834

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)4月24日

H 01 L 29/784

8422-4M

H 01 L 29/78

3 0 1 3 0 1

審査請求 未請求 請求項の数 11 (全22頁)

半導体装置及びその製造方法

> ②特 頤 平2-244586

願 平2(1990)9月14日

個発 明者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 願 人 富士通株式会社

個代 理 人 弁理士 北野 好人 神奈川県川崎市中原区上小田中1015番地

# 1. 発明の名称

半導体装置及びその製造方法

# 2. 特許請求の範囲

半導体基板と、

前記半導体差板上に設けられ、前記半導体基板 の強電界が集中する領域上に空隙を形成する絶縁 層とを有し、

前記空隙により、前記強電界が集中する領域に 発生したホットキャリアが前記絶縁膜中に注入、 捕獲されることを防止する

ことを特徴とする半導体装置。

請求項1記載の装置において、

前記空隙内の前記強電界が集中する領域上に、 絶縁薄膜が形成されている

ことを特徴とする半導体装置。

半導体基板と、

育記半導体基板表面に設けられたソース領域及

前記ソース領域及びドレイン領域に挟まれたチ ャネル領域上に、ゲート絶縁膜を介して設けられ たゲート電板と、

前記半導体基板上に設けられ、前記ソース領域 及びドレイン領域の前記チャネル領域と接する領 城上に空隙を形成する絶縁層と

を有することを特徴とする半導体装置。

請求項3記載の装置において、

前記空隙内の前記ソース領域及びドレイン領域 の前記チャネル領域と接する領域上に、絶縁薄膜 が形成されている

ことを特徴とする半導体装置。

半導体基板と、

的記半導体差板表面に設けられたコレクタ領域

醇記コレクタ領域表面に設けられ、外部ペース 領域及び内部ペース領域からなるペース領域と、

前記内部ペース領域表面に設けられたエミッタ 領域と

特別平4-124834 (2)

前記半導体基板上に設けられ、前記内部ペース 領域上に空隙を形成する絶縁層と

を有することを特徴とする半導体装置。

6. 半導体基板の強電界が集中する領域上に、 第1の層を選択的に形成する工程と、

前記半導体基板上及び前記第1の層上に、絶縁 層を形成する工程と、

前記絶縁層を選択的にエッチングして前記第1の層の一部を露出させた後、前記絶縁層とのエッチング速度の差を利用して前記第1の層を選択的にエッチング除去し、前記強電界が集中する領域と前記絶縁層との間に隙間を形成する工程と、

全面に第2の層を堆積して前記隙間の口を塞ぎ、 前記強電界が集中する領域上に空隙を形成する工 程と

を有することを特徴とする半導体装置の製造方法。

7. 請求項6記載の方法において、

前記第1の層を形成する工程の前又は前記第1 の層をエッチング除去する工程の後に、前記半導 体基板上に絶縁薄膜を形成する工程を有し、

育記空隙内の前記強電界が集中する領域上に、 前記絶縁薄膜が形成される

ことを特徴とする半導体装置の製造方法。

8. 半導体基板表面のチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成した後、前記ゲート電極をマスクとして前記半導体基板表面に不純物を注入し拡散してソース領域及びドレイン領域を形成する工程と、

前記ソース領域及びドレイン領域の前記チャネル領域と接する領域上及び前記ゲート電極側壁に、第1及び第2の絶縁層が積層されたサイドウォール層を形成する工程と、

前記サイドウォール層の前記第1の絶縁層と前記第2の絶縁層とのエッチング速度の差を利用して、前記第1の絶縁層を選択的にエッチング除去し、前記ソース領域及びドレイン領域表面と前記サイドウォール層の前記第2の絶縁層底面との間に隙間を形成する工程と、

全面に第3の絶縁層を堆積して前記隙間の口を

塞ぎ、前記ソース領域及びドレイン領域の前記チャネル領域と接する領域上に空隙を形成する工程 と

を有することを特徴とする半導体装置の製造方法。

9. 請求項8記載の方法において、

前記第1の絶縁層を形成する工程の前又は前記第1の絶縁層をエッチング除去した工程の後に、前記ソース領域及びドレイン領域上に絶縁薄膜を形成する工程を有し、

前記空隙内の前記ソース領域及びドレイン領域 の前記チャネル領域と接する領域上に前記絶縁薄 腹が形成される

ことを特徴とする半導体装置の形成方法。

10. 第1等電型の半導体よりなるコレクタ 領域を形成する工程と、

前記コレクタ領域上に、第2等電型の不純物が ドープされたポリシリコン層からなるペース電極 を形成する工程と、

全面に第1の絶縁層を形成した後、前記コレク

夕領域上の所定の場所の前記第1の絶縁層及び前記ペース電極を選択的にエッチングして開口部を 形成する工程と、

剪記開口部内の酌記コレクタ領域上及び前記ペース電極側壁に、第2の絶縁層を形成する工程と、

前記第1の絶縁層をマスクとして、第2簿電型の不純物イオンを前記開口部内の前記コレクタ領域表面に選択的に注入する工程と、

前記開口部内の前記第1及び第2の絶縁層側壁 に第1のサイドウォール層を形成する工程と、

的記第1の絶縁層及び的記第1のサイドウォール層とのエッチング速度の差を利用して、前記第 2の絶縁層を選択的にエッチング除去し、前記コレクタ領域表面と前記第1のサイドウォール層底面との間に間隙を形成する工程と、

部記第1のサイドウォール層側型に第2のサイドウォール層を形成して前記隙間の口を塞ぎ、前記内部ペース形成予定領域上に空隙を形成する工程と、

前記第1及び第2のサイドウォール層からなる

## 特別平4-124834(3)

的記開口部内の前記コレクタ領域表面に第2等電型の不純物を等入して前記コレクタ層表面に外部ペース領域を形成し、前記コレクタ領域表面に注入した第2等電型の不純物イオンを活住化さて前記外部ペース領域と接続する内部ペース領域と接続する内部ペース領域と形成する工程とを有し、

前記内部ペース領域上に前記空隙が形成される ことを特徴とする半導体装置の製造方法。

11. 第1海電型の半導体よりなるコレクタ 領域を形成する工程と、

前記コレクタ領域上に、第2 英電型の不能物が ドープされたポリシリコン層からなるベース電極 を形成する工程と、

全面に第1の絶縁層を形成した後、前記コレクタ領域上の所定の場所の前記第1の絶縁層及び前記ペース電極を選択的にエッチングして開口部を形成する工程と、

前記開口部内の前記コレクタ領域上及び前記べ

ス領域表面と前記サイドウォール層底面との間に 間隙を形成する工程と、

全面に導電層を形成し、前記隙間の口を塞いで 前記内部ペース領域上に空隙を形成した後、所定 の形状にパターニングして、前記開口部内の前記 エミッタ領域上に、エミッタ電極を形成する工程 とを有し、

前記内部ペース領域上に前記空隙が形成される。 ことを特徴とする半導体装置の製造方法。

# 3. 発明の詳細な説明

# [ 概要 ]

半導体装置に関し、

ホットキャリアが発生するような強電界が集中 する領域においても、ホットキャリアによる業子 の特性及び信頼性の低下を防止することができる 半導体装置を提供することを目的とし、

半導体基板と、前記半導体基板上に設けられ、 前記半導体基板の強電界が集中する領域上に空隙 ース電極側壁に第2の絶縁層を形成する工程と、

前記第1の絶縁層をマスクとして、第2等電型の不純物イオンを前記開口部内の前記コレクタ領域表面に選択的に注入する工程と、

前記開口部内の前記第1及び第2の絶縁層の開 壁にサイドウォール層を形成する工程と、

前記第1の絶縁層及び前記サイドウォール層をマスクとして、第1等電型の不純物イオンを前記開口部内の前記コレクタ領域表面に選択的に注入する工程と、

無処理により、前記ペース電極から第2番電型の不純物を拡散させて前記コレクター層表面に外部ペース領域を形成し、前記コレクタ領域表面に注入した第2番電型及び第1番電型の不純物イオンを活性化させて前記外部ペース領域と接続する内部ペース領域及び前記内部ペース領域表面のエミッター領域をそれぞれ形成する工程と、

前記第1の絶縁層及び前記サイドウォール層とのエッチング速度の差を利用して、前記第2の絶縁層を選択的にエッチング除去し、前記内部ペー

を形成する絶縁層とを有し、前記空隙により、前記強電界が集中する領域に発生したホットキャリアが前記絶縁膜中に注入、捕獲されることを防止するように構成する。

# [産業上の利用分野]

本発明は半導体装置及びその製造方法に関する。 近年の半導体集積回路の集積度の向上による業 子の微細化に伴い、業子内における局所的な電界 の集中が顕著になってきた。その結果、強電界の 集中する領域でホットキャリアが発生し、業子の 信頼性を低下させるという問題が起きている。そ こで、ホットキャリアによる業子の信頼性低下を いかに防止するかが大きな課題となっている。

# 〔従来の技術〕

従来の半導体装置における例えばホットエレク トロンの発生を説明する。

従来のMOS型トランジスタでは、電界集中の 観和及びホットエレクトロンによる素子特性の劣

# 特別平4-124834 (4)

化を防止するため、第16図(a)に示されるように、LDD(lightly Doped Drain-souce )精 造が用いられている。

即ち、フィールド酸化膜22によって素子分離されている能動業子領域のp型シリコン基板21 表面には、n - 型低濃度不純物領域23とn・型の温度不純物領域24との二重構造からなるn型ソース、ドレイン領域25が形成され、LDD相違をなしている。これらn型ソース、ドレイン領域25のn - 型低濃度不純物領域23に挟まれたチャネル領域26上には、ゲート酸化膜27を介して、ゲート電極28が設けられている。

また、このゲート電極28間壁にはサイドウォール層29が形成されている。更に、全面には絶縁層31が堆積されており、この絶縁層31に開口したコンタクト窓を介して、n型ソース、ドレイン領域25のn゚型高濃度不純物領域24上にソース、ドレイン電極32が形成されている。

このように、n型ソース、ドレイン領域25がn<sup>2</sup>型低濃度不純物領域23とn<sup>2</sup>型高濃度不純

つようになると、いわゆるホットエレクトロンとなる。 葉子の数細化に伴うチャネル長の短縮化により、キャリアのチャネル領域における衝突の確率は小さくなるため、それだけ電子が加速されてホットエレクトロンの発生確率が大きくなる。

こうして発生したホットエレクトロンは、ドレイン近傍での半導体原子との衝突による進路の変更と、ゲート電極28からのクーロン力の作用によって、第16図(b)に示されるように、しD D構造のゲート電極28個壁のサイドウォール層29内部に注入されるようになる。

このようにしてサイドウォール層 2 9 底面に注入されてトラップされた電荷量が次第に増加してくると、 n - 型低濃度不純物領域 2 3 表面を p 形反転させ、 チャネル電流の流れを阻害するようになる。このようなメカニズムにより、 M O S 型トランジスタの特性及び信頼性が低下することになる。

また、パイポーラ型トランジスターにおいても、 ベースとエミッタの接する界面付近において、M 物領域24との二重構造となっているため、特に ドレイン領域近傍における強電界の集中が緩和さ れ、ホットエレクトロンの発生を抑制している。

#### [発明が解決しようとする課題]

しかし、半導体素子の微細化に伴い、上記従来のLDD構造のMOS型トランジスタにおいても電界集中の緩和が充分ではなくなり、その改善が必要となっている。

即ち、従来のLDD構造のMOS型トランジスタにおいては、その動作時に、ゲート電極28に印加されたゲート電界により、チャネル領域26表面に電流の通り進であるチャネル64が形成され、n型ソース、ドレイン領域25同に電流が流れるようになる。

ところが、特にドレイン領域近傍には大きな電界が集中するため、この部分ではキャリア、例えば電子が大きく加速される。そしてその運動エネルギーが1/2KT(Kはボルツマン定数、Tは 絶対温度を示す。)を越える運動エネルギーをも

OS型トランジスターの場合と類似したメカニズ ムによって、素子の劣化が発生する。

例えばベース抵抗を小さくし、コレクターベース間容量等の寄生容量を小さくするセルフアライン (Self-align) 構造のバイポーラ型トランジスタを用いて説明する。

第17図(a)はこのバイボーラ型トランジスタを示す断面図、第17図(b)はその一部拡大図である。

P型シリコン基板41上にn・型コレクタ埋埋込み間42が埋め込まれ、このn・型コレクタ埋埋地 ひか 型コレクター領域43及びn・型コレクタコンタクト領域45がフィールドレク 関44によって分離して形成され、n・型コレクタコンタクトででは、n・型コレクタの域47が形成され、マクスの域47が形成されて、マクスの域47をではなった。そしてp・型域48上にはのででである。そのでは、マクスの域47をである。そのでは、マクスの域47をである。そのでは、アクスの域47をである。そのでは、アクスの域47をである。そのでは、アクスのであるがでは、アクスのである。そのでは、アクスのである。そのでは、アクスのである。

# 特別平4-124834 (5)

リシリコン層からなるベース引出し電極49及び エミッタ引出し電極50が形成されている。

また、全面を覆う絶縁層51に開口したコンタクト窓を介して、n・型コレクタコンタクト領域45上、ベース引出し電極49上及びエミッタ引出し電極50上には、それぞれAIからなるコレクタ電極52、ベース電極53及びエミッタ電極54が形成されている。

スが印加された P n 接合に形成される空乏層内等に発生する。そして半導体基板 1 1 上には絶縁層 1 3 が設けられているが、この半導体基板 1 1 の強電界が集中する領域 1 2 表面と絶縁層 1 3 底面との間には空隙 1 4 が形成されている。

このように本発明は半導体基板11の強電界が 集中する領域12上に空隙14が形成されている 点に特徴がある。

次に、動作を説明する。

しかし、この強電界が集中する領域12上には

トラップされる。例えば正孔が絶縁層51中にトラップされると p - 型内部ペース領域47表面がn 形反転し、ペース抵抗が高くなり、ひいては表面の空間電荷領域における再結合が増加し、電流増幅率 h » a を 低下させてしまう。

このようにしてバイボーラ型トランジスタにおいても、MOS型トランジスタと同様にホットキャリアの発生による業子特性の劣化が生じる。

そこで本発明は、ホットキャリアが発生するような強電界が集中する領域においても、ホットキャリアによる業子の特性及び信頼性の低下を防止することができる半導体装置及びその製造方法を提供することを目的とする。

### 【課題を解決するための手段】

第1回及び第2回は、それぞれ本発明の原理説 明図である。

第1回において、半導体基板11表面に、局所 的な強電界が集中する領域12が形成されている。 このような強電界の集中は、例えば強いカバイア

空隙14が形成されているため、強電界が集中する領域12からホットキャリアが飛び出し、空間14を突き抜けて絶縁層13に注入されることはない。即ち、強電界が集中する領域12上に、ホットキャリアをトラップする絶縁層13が存在であっため、ホットキャリアが発生しても電荷のないため、ホットキャリアが発生しても電荷を低が生ぜず、従って特性や信頼性を低下させることもない。

また、第2図においては、半導体基板11上に 絶縁層13が設けられ、半導体基板11の強電界 が集中する領域12表面と絶縁層13底面との間 に空隙14が形成されているのは上記第1図と同 ・しであるが、この空隙14内の強電界が集中する 領域12上に絶縁薄膜15が形成されている。

このように本発明は強電界が集中する領域12 上に絶縁薄膜15を介して空隙14が形成されていてもよい。

次に、動作を説明する。

強電界が集中する領域12上に絶縁薄膜15が 形成されているため、強電界によって発生したホ

特別平4-124834 (6)

ットキャリアの一部は絶縁薄膜15中に蓄積される。しかし絶縁薄膜15はその膜厚が極めて薄くかつその上方が空隙14となっているため、絶縁薄膜15に蓄積される電荷量を極めて小さく抑制することができ、また一定量の電荷が蓄積されるとそれ以上の電荷の蓄積は生じない。

従って、この蓄積電荷量を所定の値以下に抑制 することにより、特性及び信頼性を低下させるこ とが可能となる。

また、半導体基数 1 1 の強電界が集中する領域 1 2 表面を真空又は空気に晒すことが望ましくない場合は、絶縁薄膜 1 5 の存在によってその表面 が保護される。

## [作用]

・本発明は、局所的に強電界が集中する領域12 上に、空隙14を設けるか又は絶縁薄膜15を介 して空隙14を設けることにより、強電界が集中 する領域12に発生するホットキャリアが注入さ れトラップされる絶縁層自体が存在しないため、

- 型低濃度不純物領域23に挟まれたチャネル領域26上には、ゲート酸化膜27を介して、ゲート電極28が設けられている。

また、このゲート電便28 側壁にはサイドウォール層29 が形成されている。そしてこのサイドウォール層29 下部には、空隙30 が形成されている点に、本実施例の特徴がある。従って、n型ソース、ドレイン領域25のn型低濃度不純物領域23上は空隙30となっていて、サイドウォール層29 は存在していない。

更に、全面に絶縁層31が堆積されていて、この空隙30の口を塞いでいる。そしてこの絶縁層31に開口したコンタクト窓を介して、 n型ソース、ドレイン領域25の n \* 型高速度不純物領域24上にソース、ドレイン電極32が形成されている。

このように第1の実施例によれば、 n 型ソース、 ドレイン領域 2 5 の n - 型低濃度不純物領域 2 3 表面とサイドウォール層 2 9 底面との間に空隙 3 0 が形成されているため、強電界集中によって発 ホットキャリアが絶縁層中に果積的に蓄積される ことはなくなる。

これにより、強電界が集中する領域において発生するホットキャリアに起因する半導体装置の特性及び信頼性の劣化を防止することができる。

#### [実施例]

以下、本発明を図示する実施例に基づいて具体的に説明する。

#### (1)第1の実施例

第3図(a)は本発明の第1の実施例によるM OS型トランジスタを示す断面図、第3図(b) はその一部拡大図である。

P型シリコン基板21表面は、フィールド酸化膜22によって業子分離されている。そしてその能動業子領域のP型シリコン基板21表面には、n-型低濃度不純物領域23とn・型とって、 を 型が 2 2 5 が形成され、しDD構造をなしている。これらn型ソース、ドレイン領域25のn

生したホットエレクトロンが半導体原子と衝突して進路を変更しても、ゲート電極28からのクーロンカの作用を受けても、n 型低濃度不純物領域23表面から飛び出し空隙1.4を突き抜けてサイドウォール層29に注入されトラップされることはない。

また、仮に空隙14を抜けてサイドウォール層 29に一部のホットエレクトロンがトラップされた電荷は空隙14の距離 れたサイドウォール層29の中にしか存在でき ないので、トラップ電荷は空隙14の分だけ離れ たところからしか茎板にクーロンカの作用を及ぼ せない。従ってその影響は格段に小さくなる。

従って、業子の飲紀化に伴うチャネル長の短縮化によりホットエレクトロンの発生確率が大きくなっても、サイドウォール層29底面に注入されトラップされた電荷量によってn-型低濃度不能物領域23表面がP形反転してしDD構造のMOS型トランジスタの特性及び信頼性が低下することを助止することができる。

# 特別平4-124834 (フ)

次に、第3図に示すMOS型トランジスタの第 1 の実施例による製造方法を、第4図を用いて説明する。

次いで、全面に厚さ4000人のボリシリコン層28aを堆積した後(第4図(b)参照)、p型或いはn型不純物を拡散して等電性をもたせるこのボリシリコン層28aを所定の形状にパターニングしてゲート電極28を形成する(第4図(c)参照)、続いて、フィールド酸化膜22及

24との2重構造からなるn型ソース、ドレイン 領域25が形成される。また、これらn型ソース、 ドレイン領域25に挟まれたチャネル領域26が 形成される(第4図(e)参照)。

次いで、類酸を用いたコントロールエッチングにより、シリコン酸化膜からなるサイドウォール 度3 4 及びゲート酸化膜2 7 とのエッチング選択的 の差を利用して、CVD 窒化膜3 3 のみを選択的に除去し、サイドウォール層3 4 とグートを WVD 2 化限3 3 のエッチングがゲート電極2 8 によいで 2 8 にまけるゲート電極2 8 間壁が露いた 日間のCVD 2 化限3 3 6 によけるゲート電極2 8 との間のCVD 2 化限3 3 6 によいる、ここにも隙間が形成される。

続いて、HFを用いたコントロールエッチングにより、残存するCVD型化限33とのエッチング速度の差を利用して、サイドウォール層34下のゲート酸化限27を除去する。このときも、ゲ

びゲート電極 2 8 をマスクとして、加速電圧 6 0 k e V、ドーズ量 3 × 1 0 '' cm - 2 の条件で A s (と素) \* イオンを注入する。これにより p 型シリコン基板 2 1 表面に n - 型低濃度不純物領域 2 3 を形成する(第 4 図(d) 参照)。

次いで、厚さ500~1000人のCVD 壁化 膜及び厚さ2000~3000AのCVD酸化膜 を順に成長させた後、異方性エッチングを行ない、 ゲート電極28 側壁及びこのゲート電極28 近傍 のゲート酸化膜27上にCVD窒化膜33を残存 させ、またこのCVD窒化限33上にCVD酸化 腰からなるサイドウォール層34を形成する。

続いて、フィールド酸化膜 2 2、ゲート電極 2 8、C V D 窒化膜 3 3 及びサイドウォール層 3 4をマスクとして、加速電圧 6 0 k e V、ドーズ量 1~5×10 <sup>13</sup> ca<sup>-3</sup>の条件で A s \* イオンを注入し、P型シリコン基板 2 1 表面に n \* 型高濃度不純物領域 2 4 を形成する。

こうして P型シリコン基板 2 1 表面には n - 型 低減度不純物領域 2 3 と n ・型高速度不純物領域

ート酸化膜27のエッチングがゲート電極28にまで達してゲート電極28回壁が露出しないように制御する。こうしてサイドウォール層34底面とn-型低濃度不純物領域23表面との同に隙間30aを形成する。(第4回(1)参照)。

次いで、全面に C V D 酸化膜からなる厚さ約3000人の絶縁層31を堆積する。このとき、真空度を速度に下げて原子の平均自由行程を短くすることにより、隙間30a内部まで絶縁層31が回り込まないように制御する。こうして、絶縁層31により隙間30aの口を塞ぎ、n 型低濃度不純物領域23上に空隙30を形成する。

なお、同様にして、サイドウォール層34上部におけるゲート電極28との間にも空隙が形成されるが、絶縁層31によって覆われているため、 素子特性に悪影響を及ぼすことはない。

続いて、 n \* 型高濃度不純物領域24上の絶縁 層31に開口部を形成した後、この開口部を介し て n \* 型高濃度不純物領域24上にA』(アルミ ニウム)からなるソース、ドレイン電優32を形

## 特閒平4-124834 (8)

成する(第4図(g)参照)。

このようにして、 n - 型低濃度不純物領域 2 3 上に空隙 3 0 が形成された L D D 精造の M O S 型 トランジスタを製造することができる。

次ぎに、第3因に示されるMOS型トランジスタの第2の実施例による製造方法を、第5回を用いて説明する。

上記第4回(a)~(d)の工程と同様にして、 P型シリコン基板21上にゲート酸化限27を介してゲート電極28を形成した後、ゲート電極28を形成した後、ゲート電極28をマスクとするイオン注入によりP型シリコン 基板21表面にn~型低濃度不純物領域23を形成する(第5回(a)参照)。

次いで、ゲート電極28をマスクとしてゲート 酸化膜27をエッチング除去した後、全面に厚さ 100~300人のCVD壁化膜を堆積する。そ して異方性エッチングを行ない、ゲート電極28 及びゲート電極28下のゲート酸化膜27 開壁に CVD壁化膜からなる薄いサイドウォール層35 を形成する(第5図(b)参照)

除去する。これによりサイドウォール層37と n ~ 型低濃度不純物領域23との間に隙間30aを形成する(第5図(e)参照)。

なお、このシリコン酸化膜36のエッチングにおいて、ゲート電極28例壁にはCVD窒化膜からなるサイドウォール層35が形成されているため、ゲート電極28例壁が露出しないよう制御するコントロールエッチングは必要でなくなり、上記第1の例よりもプロセスが容易になる。

次いで、上記第4図(g)の工程と同様にして、全面に絶縁層31を堆積して隙間30aの口を塞ぎ、n・型低濃度不純物類域23上に空隙30を形成した後、n・型高濃度不純物類域24上にソース、ドレイン電極32を形成する(第5図(f)参照)。

このようにして、 n - 型低濃度不能物領域 2 3 上に空隙 3 0 が形成された L D D 構造の M O S 型 トランジスタを製造することができる。

次に、第3因に示されるMOS型トランジスタ の第3の実施例による製造方法を、第6回を用い 続いて、露出した n - 型低濃度不純物領域 2 3 表面及びゲート 電極 2 8 上面を選択的に無酸化して、厚さ 1 0 0 ~ 3 0 0 人のシリコン酸化膜 3 6 を形成する(第 5 図( c )参照)。

次いで、HFを用いCVD窒化限からなるサイドウォール層37とのエッチング速度の差を利用して、シリコン酸化膜36を選択的にエッチング

て説明する。

上記第4図(a)~(d)の工程と同様にして、P型シリコン基板21上にゲート酸化限27を介してゲート電極28を形成した後、ゲート電極28をマスクとするイオン注入によりP型シリコン基板21表面にn-型低濃度不純物領域23を形成する(第6図(a)参照)。

次いで、全面に厚さ2000~3000人のC VD型化膜を堆積した後、異方性エッチングのなるので、 サイドウォール層38を形成する。続いて、スクと サイドウォール層38を形成する。続いて、スクと するイオン注入を行ない、P型シリコンを基を2 表面に n・型高濃度不純物領域24を形成することにより、n・型低濃度不純物領域24を形成で、P とにより、n・型低濃度とからなるn型ソース、ドレイン領域25に挟まれたチャネル領域26を形成する回(b)参照)

次いで、HFを用いたコントロールエッチング

# 特別率4-124834 (9)

により、CVD型化膜からなるサイドウォール層37とのエッチング速度の差を利用して、サイドウォール層38下のゲート酸化膜27を除去する。このとき、ゲート酸化膜27のエッチングがゲート電極28にまで達してゲート電極28下面が露出しないように制御する。こうしてサイドウォール層38底面とn-型低濃度不純物領域23表面との間に隙間30aを形成する(第6図(c)参照)。

次いで、上記第4図(g)の工程と同様にして、全面に絶縁層31を堆積して隙間30aの口を塞ぎ、n・型低濃度不純物領域23上に空隙30を形成した後、n・型高濃度不純物領域24上にソース、ドレイン電極32を形成する(第6図(d)参照)。

このようにして、 n 型低速度不純物領域 2 3 上に空隙 3 0 が形成された L D D 構造の M O S 型 トランジスタを製造することができる。

#### (2)第2の実施例

次に、本発明の第2の実施例によるMOS型ト

上は、絶縁薄膜39を介して空隙30が形成されている。

このように第2の実施例によれば、 n 型ソース、ドレイン領域25の n - 型低級度不純物領域23上は、絶縁薄膜39を介して空隙30が形成されているため、強電界によって発生したホットエレクトロンの一部は絶縁薄膜39中に蓄積されるが、この絶縁薄膜39はその膜厚が極めて薄くかつその上方が空隙30となっていることにより、絶縁薄膜39に蓄積される電荷量を極めて小さく抑制することができる。

従って、この蓄積電荷量を所定の値以下に即制することにより、上記第1の実施例とほぼ同様にして、業子の特性及び信頼性の劣化を防止することができる。

また、この絶録薄膜39は n - 型低濃度不純物 領域23表面が真空又は空気に晒されることを防止するため、このような表面保護の点においては、 上記第1の実施例よりも望ましい。

次に、第7図に示されるMOSトランジスタの

ランジスタを説明する.

第7図(a)は第2の実施例によるMOS型トランジスタを示す断面図、第7図(b)はその一部拡大図である。

第2の実施例は、上記第3因に示すMOS型トランジスタとほぼ同様の構造をなしている。即ち、中型シリコン基板21表面にはn-型低濃度不純物領域23とn・型高濃度不純物領域24との二重構造からなるn型ソース、ドレイン領域25が形成されてLDD相違をなし、これらn-型低濃度不純物領域23に挟まれたチャネル領域26上には、ゲート酸化限27を介して、ゲート電極28が設けられている。そしてゲート電極28側壁にはサイドウォール層29下部には空隙30が形成されている

但し、第2の実施例は、この空隙30内のn<sup>-</sup>型低濃度不純物領域23上に絶縁薄膜39が形成されている点に特徴がある。従って、n型ソース、ドレイン領域25のn<sup>-</sup>型低濃度不純物領域23

第1の実施例による製造方法を、第8回を用いて 説明する。

上記第4図の(a)~(e)の工程と同様にし て、p型シリコン基板21上にゲート酸化膜27 を介して形成したゲート電極28をマスクとする イオン注入によりp型シリコン差板21表面にn - 型低濃度不純物領域23を形成し、ゲート電便 28 開壁及びこのゲート電極 28 近傍のゲート酸 化膜27上にCVD壁化膜33を、またこのCV D 窒化膜 3 3 上に C V D 酸化膜からなるサイドウ ォール層34を形成した後、フィールド酸化膜2 2、ゲート電極28、CVD壁化膜33及びサイ ドウォール層34をマスクとするイオン注入によ り、p型シリコン差板21表面にn゚型高濃度不 純物領域24を形成して n 型低速度不純物領域 23とn・型高濃度不純物領域24との2重構造 からなる n 型ソース、ドレイン領域 2 5 を形成す る(第8図(a)参照)。

次いで、角散を用いたコントロールエッチングにより、CVD望化膜33のみを選択的に除去し、

特閒平4-124834 (10)

サイドウォール層34底面とゲート酸化膜27表面との間に隙間30aを形成する。このとき、CVD望化膜33のエッチングがゲート電極28にまで達してゲート電極28開壁が露出しないように制御する(第8図(b)参照)。

次いで、上記第4回(g)の工程と同様にして、全面に絶縁層31を堆積して隙間30aの口を塞ぎ、サイドウォール層34とゲート酸化膜27との間に空隙30を形成した後、n・型高濃度不純物領域24上にソース、ドレイン電極32を形成する(第8回(c)参照)。

このようにして、n - 型低濃度不純物領域23 上にゲート酸化膜27を介して空隙30が形成されたLDD構造のMOS型トランジスタを製造することができる。即ち、この場合はゲート酸化膜27を絶縁薄膜として用いている。

次に、第7図に示されるMOSトランジスタの 第2の実施例による製造方法を、第9図を用いて 説明する。

\*上記第4図の(a)~(f)の工程と同様にじ

ってゲート電極28個壁又は下面を第出させても、 この熱酸化により、ゲート電極28個壁又は下面 を絶縁薄膜40によって覆うことができる。従っ て、CVD壁化膜33及びゲート酸化膜27のエ

また、このときの熟酸化による酸化レートは、 単結品の n - 型低濃度不純物領域23上よりも多 結晶のゲート電極28上のほうが大きいため、サ イドウォール層34上部におけるゲート電極28 との間に形成される隙間は絶縁薄膜40によって ほぼ埋め込まれてしまう。

ッチング工程は容易になる。

次いで、上記第8回(c)の工程と同様にして、全面に絶縁層31を堆積して隙間30aの口を塞ぎ、サイドウォール層34と絶縁弾膜40との間に空隙30を形成した後、n・型高温度不純物領域24上にソース、ドレイン電極32を形成する(第9回(c)参照)。

このようにして、 n 型低濃度不純物領域 2 3 上に絶縁薄膜 4 0 を介して空隙 3 0 が形成された しD D 構造の M O S 型トランジスタを製造するこ

次いで、電出した n - 型低濃度不純物領域 2 3 及び n ・ 型高濃度不純物領域 2 4 表面並びにゲート電極 2 8 上面を選択的に無酸化して、 n - 型低濃度不純物領域 2 3 上には厚さ5 0 ~ 3 0 0 人の熱酸化膜からなる絶縁薄膜 4 0 を形成する。従って、隙間 3 0 a はサイドウォール層 3 4 と n - 型低濃度不純物領域 2 3 上の絶縁薄膜 4 0 との間になる(第 9 図(b)参照)。

なお、第9図(a)に示す工程において、CV D望化膜33又はゲート酸化膜27のコントロールエッチングの際にエッチング量のパラツキによ

とができる。

次に、第7図に示されるMOSトランジスタの 第3の実施例による製造方法を、第10回を用い て説明する。

次いで、上記第9図の(b)~(c)の工程と 同様にして、露出したn型ソース、ドレイン領域 25表面及びゲート電極28上面を選択的に熱酸

# 特間平4-124834 (11)

化して、 n ・ 型低濃度不純物領域 2 3 上には厚さ 5 0 ~ 3 0 0 人の熱酸化膜からなる絶縁薄膜 4 0 を形成した後(第 1 0 図(b)参照)、全面に絶縁層 3 1 を堆積して隙間 3 0 a の口を塞ぎ、サイドウォール層 3 7 と絶縁薄膜 4 0 との間に空隙 3 0 を形成し、更に n ・ 型高濃度不純物領域 2 4 上にソース、ドレイン電極 3 2 を形成する(第 1 0 図(c)参照)。

このようにして、 n <sup>-</sup> 型低濃度不純物領域 2 3 上に絶縁薄膜 4 0 を介して空隙 3 0 が形成された し D D 構造の M O S 型トランジスタを製造するこ とができる。

次に、第7図に示されるMOSトランジスタの 第4の例による製造方法を、第11図を用いて説 明する。

上記第6図の( a )~( c )の工程と同様にして、 p 型シリコン基板 2 1 表面に n <sup>-</sup> 型低濃度不純物領域 2 3 及び n <sup>+</sup> 型高濃度不純物領域 2 4 からなる n 型ソース、ドレイン領域 2 5 を形成し、これら n 型ソース、ドレイン領域 2 5 に挟まれた

(3)第3の実施例

次に、本発明の第3の実施例によるバイポーラ 型トランジスタを説明する。

第12図(a)は第3の実施例によるバイボーラ型トランジスタを示す断面図、第12図(b)はその一部拡大図である。

p型シリコン基板41上に n・型コレクタ埋込み層42が埋め込まれ、この n・型コレクタ埋込み層42上に n・型コレクター領域43が形成されている。そして n・型コレクター領域43はフィールド酸化膜44によって分離されている。また n・型コレクタ埋込み層42上には n・型コレクタコンタクト領域45が設けられている。

そして n <sup>-</sup> 型コレクタ領域43表面には、周囲を p <sup>+</sup> 型外部ペース領域46によって囲まれた p <sup>-</sup> 型内部ペース領域47が形成され、 p <sup>-</sup> 型内部ペース領域47表面には、 n <sup>-</sup> 型エミッタ領域48が形成されている。 p <sup>+</sup> 型外部ペース領域46上には、 p 型不純物がドープされたボリシリコン 層からなるペース引出し電番49が形成され、ま

チャネル領域 2 6 土にゲート酸化限 2 7 を介してゲート電極 2 8 を形成し、これらゲート電極 2 8 間壁に C V D 壁化膜からなるサイドウォール層 3 8 を形成し、そしてHFを用いたコントロールエッチングにより、サイドウォール層 3 7 下のゲート酸化膜 2 7 を選択的に除去して、サイドウォール層 3 8 底面と n - 型低濃度不純物領域 2 3 表面との間に隙間 3 0 a を形成する(第11回(a)参照)。

次いで、上記第10図の(b)~(c)の工程と同様にして、n・型低濃度不純物領域23上に 絶縁薄膜40を形成する(第11図(b)参照)。 そして全面に絶縁層31を堆積させて隙間30a の口を塞ぎ、サイドウォール層38と絶縁薄膜4 0との間に空隙30を形成する(第11図(c) 参照)。

このようにして、n 型低濃度不純物領域23 上に、絶縁薄膜40を介して空隙30が形成されたしDD構造のMOS型トランジスタを製造することができる。

た n \* 型エミック領域48上には、 n 型不純物がドープされたポリシリコン層からなるエミッタ引出し電極50が形成されている。 そしてこれらのベース引出し電極49及びエミッタ引出し電極50はそれぞれ絶縁層51によって分離絶縁されている

更にn・型コレクタコンタクト領域45上、ベース引出し電極49上及びエミッタ引出し電極50上には、それぞれA』からなるコレクタ電極52、ベース電極53及びエミッタ電極54が形成されている。

そしてp - 型内部ベース領域47表面と絶縁層 51底面との間に空隙55が形成されている点に、 本実施例の特徴がある。

このように第3の実施例によれば、 p ・ 型外部 ベース 領域 4 6 と n ・ 型エミック 領域 4 8 とに挟まれた p ・ 型内部ベース 領域 4 7 上に空隙 5 5 が形成されているため、ベースーエミック間に逆パイアスが印加され、 p ・ 型内部ベース 領域 4 7 と n ・ 型エミック領域 4 8 との接合部分に空乏層が

# 特別平4-124834 (12)

形成され、この空乏層内で対発生したキャリアがこの高電界によって加速されてホットキャリアとなっても、p<sup>-</sup>型内部ペース領域47表面から飛び出して空隙55を介し絶縁層51中に注入され、トラップされることはない。

従って、セルフアライン構造によって p - 型内 部ペース 領域 4 7 の長さが短くなることにより、 空乏層の 幅が狭くなって高電界が集中されること になっても、例えば正孔が絶縁層 5 1 底部に蓄積 されて p - 型内部ペース 領域 4 7 表面を n 形反 転 させてペース 抵抗の高抵抗化や電流増幅率 h・\*の 低下を招くことを防止することができる。

次に、その製造方法を、第13回を用いて説明 する。

P型シリコン基板41上にAs或いはP(燐)を拡散して、n゚型コレクタ埋込み層42を形成した後、n゚型エピタキシャル層を約1μm成長させる。そして能動業子領域及びコレクタコンタクト形成予定領域上に形成した厚さ200人のパッド酸化限と厚さ1000人のCVD窒化限をマ

AのCVD酸化膜と厚さ1000AのCVD窒化 膜との種間構造であってもよい。

次いで、レジストマスクを用いて n - 型コレクタ 頻 製 4 3 上の所定の位置の C V D 望 化 膜 5 6 及びベース引出し電極 4 9 を 異方性エッチングし、 開口部 5 7 を形成する。そして 熱酸化により n - 型コレクタ 頻 製 4 3 表面及びベース引出し電極 4 9 関型の 電出部分に厚さ 1 0 0 ~ 1 0 0 0 人のシリコン酸化膜 5 8 を形成する。

続いて、開口部 5 7 内の n - 型コレクタ領域 4 3 表面の p - 型内部ベース形成予定領域に、例えば加速電圧 3 5 k e V、ドーズ量 3 × 1 0 '' a - \* の条件で B (研集) \* イオン 5 9 を注入する (第 1 3 図 ( c ) 参照)。

次いで、開口部 5 7 を拡大した第 1 3 図 ( d ) に示されるように、全面に厚さ 2 0 0 0 ~ 3 0 0 0 人の C V D 望化膜を堆積した後、異方性エッチングを行ない、開口部 5 7 内の C V D 望化膜 5 6 及びシリコン酸化膜 5 8 側壁に C V D 窒化膜からなるサイドウォール 層 6 0 を形成する。

スクとして、温度 1 0 0 0 ℃の条件でウェット酸化を行ない、膜厚は 6 0 0 0 人のフィールド酸化 膜 4 4 を形成する。このフィールド酸化腺 4 4 によって、n-型エピタキシャル層が分離され、n-型コレクタ領域 4 3 が形成される。

続いて、加速電圧70keV、ドーズ量5×1 0 13 cm - 3の条件で P・イオンを選択的に注入し、 温度1100で、30分のアニール処理を行ない、 n・型コレクタコンタクト領域45を形成した後、 煩酸ポイル及びHFエッチングにより、CVD窒 化膜及びパッド酸化膜をそれぞれ除去する(第1 3図(a)参照)。

次いで、P型不純物をドープした厚さ3000 Aのポリシリコン層を全面に堆積した後、このポ リシリコン層を所定の形状にパターニングしてペ ース引出し電極49を形成する。続いて、全面に 厚さ3000人のCVD望化膜56を堆積する (第13因(b)参照)。

なお、ここではCVD壁化膜56を用いたが、 表層が壁化膜であればよく、例えば厚さ2000 .

次いで、HFを用いたコントロールエッチングにより、CVD窒化膜56及びサイドウォール層60とのエッチング速度の差を利用して、サイドウォール層60とのエッチング連度の差を利用して、サイドウォール層60とn~型コレクタ領域43との間に隙間55aを形成する(第13図(e)参照)

なお、このときシリコン酸化膜58のエッチングがベース引出し電極49間壁まで達しないように制御するが、エッチング量のバラツキによってベース引出し電極49間壁が露出したとしても業子特性に大きく影響することはない。

次いで、全面に厚さ300~1000人のCVD酸化膜を成長した後、異方性エッチングにより、サイドウォール層60例壁にCVD酸化膜からなるサイドウォール層61を形成する。このとき、CVD酸化膜が隙間55a内部に回り込まないようにする。これによってサイドウォール層61が隙間55aの口を塞ぐことになり、サイドウォー

特閒平4-124834 (13)

ル 履 6 0 と n <sup>-</sup> 型コレクタ領域 4 3 との間に空隙 5 5 を形成する(第 1 3 図( f )参照)。

次いで、全面に堆積させた厚さ1000人のポリシリコン層に、加速電圧60keV、ドーズ量1×10<sup>1・cg - 2</sup>の条件でAs・イオンを注入した後、このポリシリコン層を所定の形状にパターニングして、閉口部57を埋めるエミッタ引出し電極50を形成する。

また、全面を覆う絶縁層51aに閉口したコンタクト窓を介して、n・型コレクタコンタクト窓を介して、n・型コレクタコンタクを 数45上及びp・型外部ペース領域46と接続しているペース引出し電優52及びペース電優52以びペース電優52及びペース電優55が形成されている。そしてp・型内部ペース領域47表面と絶縁層51a底面との間には空隙55が形成されている。

但し、第4の実施例は、n・型エミック領域4 8上には直接にAIからなるエミッタ電後62が 次いで、n・型コレクタコンタクト領域45上及びペース引出し電極49上の所定の場所のCVD塑化限56にコンタクト窓を開口した後、n・型コレクタコンタクト領域45上、ペース引出し電極49上及びエミッタ引出し電極50上に、それぞれAIからなるコレクタ電極52、ペース電極53、エミッタ電極54を形成する(第13回(h)参照)。

このようにして、P 型内部ベース領域 4 7 表面と、C V D 窒化膜 5 6 及びサイドウォール層 6 0、6 1 からなる絶縁層 5 1 底面との間に、空隙 5 5 が形成されたセルフアライン構造のバイボーラ型トランジスタを製造することができる。

# (4)第4の実施例

次に、本発明の第4の実施例によるパイポーラ型トランジスタを説明する。

第14図(a)は第4の実施例によるバイボーラ型トランジスタを示す断面図、第14図(b)はその一部拡大図である。

第4の実施例は、上記第12図に示すパイポー

形成され、このエミッタ電極62によって空隙55の一方の口が塞がれている点に特徴がある。

このように第4の実施例によれば、空隙55の周囲が絶縁層51 aのみならず、その一部はAlからなるエミッタ電優62という導電体であるが、本発明の本質に変わるところはない。従って、上記第3の実施例と全く同様な効果を奏することができる。

次に、その製造方法を、第15図を用いて説明 する。

上記第13図(a)~(d)に示す工程を関係機能して、n~型コレクタ領域43上に、p型でVVD型化膜56を積層した後、異方性エッチン内の電視での開口部57を形成し、この間へのようのはあるのp~型ののよりのと形がにシリコンののp~型に関いるのp~型では、たいにののOVD型化膜56及びシリコン酸化原58個のCVD型化膜56及びシリコン酸化原58個

特開平4-124834 (14)

壁にCVD窒化膜からなるサイドウォール層60 を形成する(第15図(a)参照)。

次いで、CVD 窒化膜 5 6 及びサイドウォール 層 6 0 をマスク として A s \* イオンのイオン注入を行なった後、アニール処理より、ベース引出し 電極 4 9 から p 型不純物を n \* 型コレクタ領域 4 3 を形成すると共に、注入した B \* 及び A s \* イオンを活性化してそれぞれ p \* 型内部ベース領域 4 7 及び n \* 型エミッタ領域 4 8 を形成する。

続いて、HFを用いたコントロールエッチングにより、サイドウォール層60下のシリコンを設置58を除去して、サイドウォール層60底間55型内部ペース領域47表面との間に隙間55コとの対する。また、図示はしないが、n・型電子を形成する。よりは49上の所定の位置のCVD望化膜56に開口口を設ける。そして全面にAJ票着において、AJ層63が隙間55a内部に回り込まないように制

シリコンを用いたMOS型及びバイボーラ型トランジスタの場合について説明してきたが、これらに限定されることなく、半導体基板表面で強電界の集中が生じるものであれば、例えば高電圧トランジスタ等やシリコン以外の化合物半導体等を用いたものにも、本発明を広く適用することができる。

## [発明の効果]

以上のように本発明によれば、半導体基板の局所的に強電界が集中する領域上に、空隙を設けるか又は絶縁薄膜を介して空隙を設けることにより、強電界が集中する領域に発生するホットキャリアが注入されトラップされる絶縁層自体が存在しないため、強電界が集中する領域上の絶縁層中にホットキャリアが累積的に蓄積されることはなくなる。

これにより、ホットキャリアが発生するような 強電界が集中する領域においても、ホットキャリ アの発生による業子の特性及び信頼性の低下を防 脚することにより、隙間55aの口を塞ぎ、サイドウォール層60底面とp 型内部ペース領域47表面との間に空隙55を形成する(第15図(b)参照)。

このように空隙55は絶縁層によってその口を・ 塞がれる場合だけでなく、AI層63のような導 電性物質によって塞ぐこともできる。

次いで、A』 層63を所定の形状にパターニングして、n・型コレクタコンタクト領域45上、ベース引出し電極49上及び閉口部57内のエミッタ領域48上に、それぞれA』からなるコレクタ電極52、ベース電極53、エミッタ電極62を形成する(第15図(c)参照)。

このようにして、 n\* 型エミッタ領域 4 8 と 授する p\* 型内部ベース領域 4 7 表面と、 C V D 登化限 5 6 及びサイドウォール層 6 0 からなる絶縁 層 5 1 a 底面との間に、 空隙 5 5 が形成されたセルフアライン構造のバイボーラ型トランジスタを製造することができる。

なお、上記第1乃至第4の実施例においては、

止することができる。

# 4. 図面の簡単な説明

第1 図及び第2 図は本発明の原理説明図、 第3 図は本発明の第1 の実施例によるMOS型 トランジスタを示す断面図、

第4図は第3図に示すMOS型トランジスタの 第1の例による製造方法を説明するための工程図、 第5回は第3図に示すMOS型トランジスタの 第2の例による製造方法を説明するための工程図、 第6回は第3図に示すMOS型トランジスタの 第3の例による製造方法を説明するための工程図、 第7回は本発明の第2の実施例によるMOS型トランジスタを示す断面図、

第8図は第7図に示すMOS型トランジスタの 第1の例による製造方法を説明するための工程図、 第9図は第7図に示すMOS型トランジスタの 第2の例による製造方法を説明するための工程図、 第10図は第7図に示すMOS型トランジスタ の第3の例による製造方法を説明するための工程

# 特開平4-124834 (15)

团、

第11図は第7図に示すMOS型トランジスタの第4の例による製造方法を説明するための工程図、

第12図は本発明の第3の実施例によるパイポーラ型トランジスタを示す断面図、

第13回は第12回に示すバイポーラ型トランジスタの製造方法を説明するための工程図、

第14図は本発明の第4の実施例によるバイポーラ型トランジスタを示す断面図、

第15図は第14図に示すバイボーラ型トランジスタの製造方法を説明するための工程図、

第16図は従来のMOS型トランジスタを示す・ 断面図、

第17図は従来のパイポーラ型トランジスタを 示す断面図である。

### 図において、

- 1 1 ……半等休差板、
- 12……強電界が集中する領域、
- 45……n \*型コレクタコンタクト領域、
- 4 6 ······ p \* 型外部ベース領域、
- 4 7 ··· · · p <sup>-</sup> 型内部ベース領域、
- 4 8 ····· n \* 型エミック領域、
- 49……ベース引出し電極、
- 50……エミッタ引出し電極、
- 5 2 ……コレクタ電極、
- 53……ペース電板、
- 54、62……エミッタ電板、
- 5 7 …… 開口部、
- 5 9 … … B \* イオン、
- 6 3 ······ A 』層、
- 64……ナャネル。

13、31、51、51a……枪綠層、

14、30、55……空隙、

15、39、40……絶縁薄膜、

21、41 ····· p型シリコン基板、

22、44……フィールド酸化膜、

23 ····n 型低濃度不純物領域、

2 4 ·····n \* 型高濃度不純物領域、

25…… n型ソース、ドレイン領域、

26……チャネル領域、

27……ゲート酸化膜、

28……ゲート電極、

28a……ポリシリコン層、

29,34,35,37,38,60,61...

…サイドウォール層、

30a、55a……隙間、


32……ソース、ドレイン電板、

33、56……CVD型化膜、

36、58……シリコン酸化膜、


4 2 ····· n \* 型コレクタ埋込み層、

4 3 …… n <sup>-</sup> 型コレクタ領域、




本発明の原理説明図 ・ 第 1 図


15: 絶暴薄膜




本発明の原理説明図 第 2 図

# 特開平4-124834 (16)










-200-


# 特別平4-124834 (17)









第3四に示すMOS型トランジスタの 第1の例による製造方法を説明するための工程図 第4図










第3図に示すMOS型トランジスタの 第2の例による製造方法を説明するための工程図


第5図

# 特開平4-124834 (18)











本発明の第2の実施例によるMOS型トランジスタを示す断面図 第7図

# 特別平4-124834 (19)




第12回にネすバイボラ型トランジスタの製造方法を説明すらたのの工程図 第13 図

# 特閒平4-124834 (20)




本発明の第3の実施例によるバイボーラ型トランジスタを示す断面図 第12図




-204**-**

# 特開平4-124834 (21)





本発明の第4の実施例によるバイボーラ型トランジスタを示す断面図 第 14 図




第14図に示すバイボラ型トランジスタの製造方法を説明するための工程図 第15図


# 特別平4-124834 (22)





従来のMOS型トランジスタを示す断面図 第 16 図





従来のバイボーラ型トランジスタを示す断面図 第 17 図 -206-